===== 03 STH F2 T1 HBLANK SYNC1 | BIOS 19951204 System ROM Version 3.0 11/18/96 A
BadVaddr as the group starts: 00000480
Timer1 sync mode 1 (reset at vblank), set at the vblank IRQ (I_STAT bit 0, polled);
timer 2 counts system cycles from then. Each sample is timer 2 then timer 1 (t:v).
Hblank clock (mode 0103h), run 1, every sample (141):
  47033:21 47073:21 47124:22 47175:22 47226:22 47277:22 47319:22 47370:22
  47421:22 47472:22 47523:22 47574:22 47625:22 47676:22 47727:22 47769:22
  47820:22 47871:22 47922:22 47973:22 48024:22 48075:22 48126:22 48177:22
  48229:22 48271:22 48322:22 48373:22 48424:22 48485:22 48527:22 48569:22
  48620:22 48671:22 48722:22 48769:22 48820:22 48871:22 48922:22 48973:22
  49024:22 49075:22 49126:22 49177:22 49219:22 49270:23 49321:23 49372:23
  49423:23 49474:23 49525:23 49576:23 49627:23 49669:23 49720:23 49771:23
  49822:23 49873:23 49924:23 49975:23 50026:23 50077:23 50119:23 50170:23
  50221:23 50274:23 50325:23 50376:23 50427:23 50469:23 50520:23 50571:23
  50622:23 50673:23 50724:23 50775:23 50826:23 50877:23 50919:23 50970:23
  51021:23 51072:23 51123:23 51174:23 51225:23 51276:23 51327:23 51369:23
  51420:23 51471:24 51522:24 51573:24 51624:24 51675:24 51726:24 51777:24
  51819:24 51870:24 51921:24 51972:0 52023:0 52074:0 52125:0 52176:0
  52227:0 52269:0 52322:0 52373:0 52424:0 52475:0 52526:0 52578:0
  52620:0 52671:0 52722:0 52773:0 52824:0 52875:0 52926:0 52977:0
  53019:0 53070:0 53121:0 53172:0 53223:0 53274:0 53325:0 53376:0
  53427:0 53469:0 53520:0 53571:0 53622:0 53673:0 53724:0 53775:0
  53826:0 53877:0 53919:0 53970:0 54021:0
Hblank clock (mode 0103h), run 1, 141 samples; where timer 1 changes: 47073:21->47124:22 49219:22->49270:23 51420:23->51471:24 51921:24->51972:0
Hblank clock (mode 0103h), run 2, 141 samples; where timer 1 changes: 47124:21->47175:22 49276:22->49327:23 51426:23->51477:24 51927:24->51969:0
Hblank clock (mode 0103h), run 3, 141 samples; where timer 1 changes: 47124:21->47175:22 49274:22->49325:23 51425:23->51476:24 51926:24->51977:0
Hblank clock (mode 0103h), run 4, 141 samples; where timer 1 changes: 47076:21->47127:22 49222:22->49273:23 51372:23->51423:24 51924:24->51975:0
System clock (mode 0003h), 141 samples; where timer 1 drops: 49374:49374->49425:13; last sample 54021:4609
Done.