===== 03 STH F2 T1 HBLANK SYNC1 | BIOS 19951204 System ROM Version 3.0 11/18/96 A
BadVaddr as the group starts: 00000400
Timer1 sync mode 1 (reset at vblank), set at the vblank IRQ (I_STAT bit 0, polled);
timer 2 counts system cycles from then. Each sample is timer 2 then timer 1 (t:v).
Hblank clock (mode 0103h), run 1, every sample (141):
  47033:21 47082:21 47124:22 47175:22 47226:22 47277:22 47319:22 47370:22
  47421:22 47472:22 47523:22 47574:22 47625:22 47676:22 47727:22 47769:22
  47820:22 47871:22 47922:22 47973:22 48024:22 48075:22 48126:22 48177:22
  48219:22 48270:22 48321:22 48372:22 48423:22 48474:22 48525:22 48576:22
  48627:22 48669:22 48724:22 48775:22 48826:22 48877:22 48919:22 48970:22
  49021:22 49072:22 49123:22 49174:22 49225:22 49276:22 49327:23 49369:23
  49420:23 49471:23 49522:23 49573:23 49624:23 49675:23 49726:23 49777:23
  49819:23 49870:23 49921:23 49972:23 50023:23 50074:23 50125:23 50176:23
  50227:23 50269:23 50320:23 50371:23 50422:23 50473:23 50524:23 50575:23
  50626:23 50677:23 50719:23 50772:23 50823:23 50874:23 50925:23 50976:23
  51028:23 51070:23 51121:23 51172:23 51223:23 51274:23 51325:23 51376:23
  51427:23 51469:24 51520:24 51571:24 51622:24 51673:24 51724:24 51775:24
  51826:24 51877:24 51919:24 51970:0 52021:0 52072:0 52123:0 52174:0
  52225:0 52276:0 52327:0 52369:0 52420:0 52471:0 52522:0 52573:0
  52624:0 52675:0 52726:0 52777:0 52820:0 52871:0 52922:0 52973:0
  53024:0 53076:0 53127:0 53169:0 53220:0 53271:0 53322:0 53373:0
  53424:0 53475:0 53526:0 53577:0 53619:0 53670:0 53721:0 53772:0
  53823:0 53874:0 53925:0 53976:0 54027:0
Hblank clock (mode 0103h), run 1, 141 samples; where timer 1 changes: 47082:21->47124:22 49276:22->49327:23 51427:23->51469:24 51919:24->51970:0
Hblank clock (mode 0103h), run 2, 141 samples; where timer 1 changes: 47124:21->47175:22 49272:22->49323:23 51422:23->51473:24 51974:24->52025:0
Hblank clock (mode 0103h), run 3, 141 samples; where timer 1 changes: 47124:21->47175:22 49272:22->49323:23 51422:23->51473:24 51974:24->52025:0
Hblank clock (mode 0103h), run 4, 141 samples; where timer 1 changes: 47124:21->47175:22 49272:22->49323:23 51421:23->51472:24 51973:24->52024:0
System clock (mode 0003h), 141 samples; where timer 1 drops: 49374:49374->49425:1; last sample 54023:4599
Done.