===== 03 STH F2 T1 HBLANK SYNC1 | BIOS 19951204 System ROM Version 3.0 11/18/96 A
BadVaddr as the group starts: 800154CE
Timer1 sync mode 1 (reset at vblank), set at the vblank IRQ (I_STAT bit 0, polled);
timer 2 counts system cycles from then. Each sample is timer 2 then timer 1 (t:v).
Hblank clock (mode 0103h), run 1, every sample (141):
  47033:21 47082:21 47124:21 47175:22 47226:22 47277:22 47319:22 47370:22
  47421:22 47472:22 47527:22 47569:22 47620:22 47671:22 47722:22 47773:22
  47824:22 47875:22 47926:22 47977:22 48019:22 48070:22 48121:22 48172:22
  48223:22 48274:22 48325:22 48376:22 48427:22 48469:22 48520:22 48571:22
  48622:22 48673:22 48724:22 48775:22 48826:22 48877:22 48919:22 48970:22
  49021:22 49072:22 49123:22 49174:22 49225:22 49276:22 49327:23 49369:23
  49420:23 49471:23 49522:23 49575:23 49626:23 49677:23 49719:23 49770:23
  49821:23 49872:23 49923:23 49974:23 50025:23 50076:23 50127:23 50169:23
  50220:23 50271:23 50322:23 50373:23 50424:23 50475:23 50526:23 50577:23
  50619:23 50670:23 50721:23 50772:23 50823:23 50874:23 50925:23 50976:23
  51027:23 51069:23 51120:23 51171:23 51222:23 51273:23 51324:23 51375:23
  51426:23 51477:24 51519:24 51570:24 51623:24 51674:24 51725:24 51776:24
  51827:24 51869:24 51920:24 51971:0 52022:0 52073:0 52124:0 52175:0
  52226:0 52277:0 52319:0 52370:0 52421:0 52472:0 52523:0 52574:0
  52625:0 52676:0 52727:0 52769:0 52820:0 52871:0 52922:0 52973:0
  53024:0 53075:0 53126:0 53177:0 53219:0 53270:0 53321:0 53372:0
  53423:0 53474:0 53525:0 53576:0 53627:0 53671:0 53722:0 53773:0
  53824:0 53875:0 53927:0 53969:0 54020:0
Hblank clock (mode 0103h), run 1, 141 samples; where timer 1 changes: 47124:21->47175:22 49276:22->49327:23 51426:23->51477:24 51920:24->51971:0
Hblank clock (mode 0103h), run 2, 141 samples; where timer 1 changes: 47082:21->47124:22 49270:22->49321:23 51420:23->51471:24 51923:24->51974:0
Hblank clock (mode 0103h), run 3, 141 samples; where timer 1 changes: 47124:21->47175:22 49274:22->49325:23 51424:23->51475:24 51977:24->52019:0
Hblank clock (mode 0103h), run 4, 141 samples; where timer 1 changes: 47129:21->47171:22 49270:22->49321:23 51420:23->51471:24 51972:24->52023:0
System clock (mode 0003h), 141 samples; where timer 1 drops: 49376:49376->49427:4; last sample 54025:4602
Done.